[[dtlab_t5]]

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revision Previous revision
Next revision
Previous revision
dtlab_t5 [2024/03/12 00:29]
beckmanf [Instantiierung von bin2seg]
dtlab_t5 [2025/03/14 20:40] (current)
beckmanf switch code server
Line 9: Line 9:
  
 ==== VHDL toplevel top_hex ==== ==== VHDL toplevel top_hex ====
-In der Datei [[https://gitlab.elektrotechnik.hs-augsburg.de/​beckmanf/​dtlab/​-/​blob/​master/​src/​top_hex.vhd|top_hex.vhd]] ist die höchste Hierarchie (toplevel) auf dem FPGA mit den Eingängen SW und den Ausgängen LEDR, HEX0, HEX1, HEX2, HEX3 dargestellt. ​+In der Datei [[https://caeis.etech.fh-augsburg.de/​beckmanf/​dtlab.git/tree/​src/​top_hex.vhd|top_hex.vhd]] ist die höchste Hierarchie (toplevel) auf dem FPGA mit den Eingängen SW und den Ausgängen LEDR, HEX0, HEX1, HEX2, HEX3 dargestellt. ​
  
 <​html>​ <​html>​
Line 57: Line 57:
 ==== Instantiierung von bin2seg ==== ==== Instantiierung von bin2seg ====
  
-In top_hex ist die Schaltung "​bin2seg"​ aus der Datei [[https://gitlab.elektrotechnik.hs-augsburg.de/​beckmanf/​dtlab/​-/​blob/​master/​src/​bin2seg.vhd|bin2hex.vhd]] zweimal instantiiert. ​+In top_hex ist die Schaltung "​bin2seg"​ aus der Datei [[https://caeis.etech.fh-augsburg.de/​beckmanf/​dtlab.git/tree/​src/​bin2seg.vhd|bin2hex.vhd]] zweimal instantiiert. ​
  
 <​html>​ <​html>​
Line 89: Line 89:
 ===== Aufgaben ===== ===== Aufgaben =====
  
-==== HEX3 und HEX2 für Summand sa ====+==== HEX3 und HEX2  ====
  
-Erweitern Sie den Code, damit an HEX3 und HEX2 der Summand "​sa" ​als Hexadezimalwert dargestellt wird.+Erweitern Sie den Code, damit auch an HEX3 und HEX2 die Summe als Hexadezimalwert dargestellt wird.
  
 ==== + und - Anzeige ==== ==== + und - Anzeige ====
  • dtlab_t5.1710199795.txt.gz
  • Last modified: 2024/03/12 00:29
  • by beckmanf